ALLDIGITALL

Obiettivi del progetto ALLDIGITALL sono lo studio, l'analisi di fattibilita' e l'implementazione di un 
dispositivo PLL (Phase Locked Loop) e di un CDR (Clock Data Recovery) all-digital, realizzati tramite
sviluppo e prototipizzazione su FPGA e successiva implementazione su ASIC.
Partecipanti napoletani

Aloisio
Cavaliere
Giordano
Izzo
Mastroianni

http://people.na.infn.it/~izzo/Alldigitall/Home.html